|
1)14.318MHzはチップ抵抗R66を除去したPLL-IC反対側パターンに接続。
2)48MHz出力はチップ抵抗R65を除去したPLL-IC反対側パターンに接続。
3)可変クロックは除去した水晶のAGPと反対側へ接続。
このPLL-ICは1pin、2pinが14.318MHz出力ですが、今回の乗っ取りは片側のみです。もう片方はCPU/Chipset用ではない、DIP-SWのスキャン用の感じですが、正確ではありません。後日、この信号も乗っ取りして再確認したいと思います。
また、FDC用24MHzはR54にてプルダウンされていますので、おそらく乗っ取り不要でしょう。私はFDCを使用していないので、どっちでも良いのですが^^; どなたか報告いただけると助かります。 |
|
高い周波数を扱う機器ですので、アース処理が重要です。本来なら最短距離かつ太い配線で確実にアースを取る事が基本です。今回は、PLL-IC隣のマザー取り付けビス用ランドに半田付けしました。
原発乗っ取り後に不安定動作が目立つ場合、アースの取り方を見直す事をお勧めします。何せアースの基本だけで一冊の専門書が有るぐらい、奥が深いのです。電気的には0Vに接続するだけなんですけどね^^; |
|
TurboPLLの取り付け状態です。
VIA 686B south bridge上にボスを瞬間接着剤で固定し、ビスを立てました。
ビスだけでは回ってしまうので、回り止め対策を行います。今回は、使用していないIDE-RAIDコネクタにフラットケーブルの付いていないコネクタを差し、基板の側面をサポートする方法で行いました。結構スマートで気に入ってます^^;
写真では分かりにくいですが、ヘッダーとクランプ間の隙間と基板が上手い事あって、結構強力にホールドされています。
コネクタは余り物のIDEケーブルを解体して用意しました。 |
|
上から見てます ^^; |
|
側面から見てます ^^;
ヘッダーとクランプ間の隙間と基板が上手い事あって、強力にホールドされている状態が分かるでしょうか? |
|
完成です。
マザーの高機能化に伴い、高密度かが進む現在、乗っ取り基板の取り付け方法が今後の課題ですね。でも、今回は満足できる取り付けが出来ました。 |